Lee, S. J. (2018). Design of low power high speed digital vedic multiplier using 13T hybrid full adder.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Lee, Shing Jie. Design of Low Power High Speed Digital Vedic Multiplier Using 13T Hybrid Full Adder. 2018.
توثيق جمعية اللغة المعاصرة MLA (الطبعة الثامنة)Lee, Shing Jie. Design of Low Power High Speed Digital Vedic Multiplier Using 13T Hybrid Full Adder. 2018.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.